Изобретаем жесткий диск. Продолжение про эмулятор ПЗУ. Часть 21.
Завершена трассировка платы эмулятора ПЗУ.
Category Archives: Статьи
Изобретаем жесткий диск. Эмулятор 16-и битного ПЗУ. Часть 20.
Продолжаем исследование из цикла изобретения жесткого диска. За время с прошлой публикации было несколько попыток разобраться в коде подопытного кролика в тему стартовой инициализации. Оказалось, что подробно изучить код написанный на чистом ассемблере и отсутствии описания для двух важных микросхем (WD61C28C и WD61C13A) на практике не получилось. Поэтому, было принято решение пойти вобход. А именно, заполучить возможность инструментации кода программы… Read more »
Конструкция интерфейса SATA. Часть 7
Дальнейшие шаги по освоению интерфейса SATA связаны с получением возможности наблюдать и вносить правки во все регистры динамического порта реконфигурации (DRP) универсального скоростного последовательного интерфейса (GTX/GTP) встроенного в ПЛИС фирмы Xilinx. Доступ с внешнего компьютера к DRP удобно получить через гигабитный интерфейс Ethernet. В плате Wukong (Artix-7) такой интерфейс уже имеется, а плату с микросхемой Virtex-6 нужно оснастить внешним модулем…. Read more »
Устройство жёсткого диска – принцип трансляции
На наш youtube-канал добавлена видео версия статьи про транслятор. В жестких дисках (HDD) применяется сложный алгоритм преобразования физических координат расположения данных в сектора LBA, с которым работают операционные системы. Объяснена работа всего алгоритма и его составных частей: P-List, G-List, таблица зон и карта головок. Ссылка на модель транслятора жёсткого диска: https://rlab.ru/opt/HDDTranslyator/HDDTranslyatorRus.html Англоязычная версия (English version): https://rlab.ru/opt/HDDTranslyator/HDDTranslyatorEng.html Статья про таблицу зонного… Read more »
Видео урок по Xilinx ISE 14.7 для QMTECH Wukong платы, часть 2
Это вторая часть, где логика реализована на языке Verilog: https://youtu.be/QR7vbME-waM Отладка при помощи симуляции и Chipscope. Публикации по тематике ПЛИС/FPGA доступны по метке/тэгу «FPGA«
Видео урок по Xilinx ISE 14.7 для QMTECH Wukong платы, часть 1
Это первая часть, где логика реализована на языке VHDL: https://youtu.be/ioQVxqQMIvI Отладка при помощи симуляции и Chipscope. Публикации по тематике ПЛИС/FPGA доступны по метке/тэгу «FPGA».
Конструкция интерфейса SATA. Часть 6.
Во второй части этого цикла публикаций речь шла про универсальный тест корректности передачи данных через универсальный скоростной последовательный интерфейс GTX/GTP встроенный в ПЛИС фирмы Xilinx. Однако, хотелось бы этот тест настроить именно на параметры SATA интерфейса и посмотреть, как все будет работать. Первое, что необходимо для такой перенастройки — это установка кварцевого генератора на 150 МГц. Такая доработка уже выполнена…. Read more »
Изобретаем жесткий диск. STM32 Nucleo-64. Часть 19.
После перерыва в год, мы выпускаем новую публикацию по исследованию WD21000. Такая длительная пауза была обусловлена постепенным усилением технологической базы всех проводимых исследований, как программных, так и аппаратных. Итак, после того, как уровень поднят, можно пользоваться наработками. Начнем с того, что обновлена принципиальная схема. Уточнено подключение процессора 80С196. А еще вкусного в этом посте то, что он сопровождается ассемблер-листингом из… Read more »
Конструкция интерфейса SATA. Часть 5.
В этой части продолжим обзор возможностей анализатора интерфейсов SAS и SATA фирмы LeCroy, который был обозначен в третей части повествования про интерфейс SATA. Классическое и вполне очевидное использование анализатора — это установить его в разрез кабеля соединяющего компьютер и жесткий диск, как показано на фото: Но, оказалось, что модуль SAS001MA в этом анализаторе предназначен для генерации SAS / SATA трафика… Read more »