Это вторая часть, где логика реализована на языке Verilog: https://youtu.be/QR7vbME-waM Отладка при помощи симуляции и Chipscope. Публикации по тематике ПЛИС/FPGA доступны по метке/тэгу «FPGA»
Это первая часть, где логика реализована на языке VHDL: https://youtu.be/ioQVxqQMIvI Отладка при помощи симуляции и Chipscope. Публикации по тематике ПЛИС/FPGA доступны по метке/тэгу «FPGA».
Во второй части этого цикла публикаций речь шла про универсальный тест корректности передачи данных через универсальный скоростной последовательный интерфейс GTX/GTP встроенный в ПЛИС фирмы Xilinx. Однако, хотелось бы этот тест настроить именно на параметры SATA интерфейса и посмотреть, как все будет работать. Первое, что необходимо для такой перенастройки — это установка кварцевого генератора на 150 МГц. Такая доработка уже выполнена…. Read more »
После перерыва в год, мы выпускаем новую публикацию по исследованию WD21000. Такая длительная пауза была обусловлена постепенным усилением технологической базы всех проводимых исследований, как программных, так и аппаратных. Итак, после того, как уровень поднят, можно пользоваться наработками. Начнем с того, что обновлена принципиальная схема. Уточнено подключение процессора 80С196. А еще вкусного в этом посте то, что он сопровождается ассемблер-листингом из… Read more »
В этой части продолжим обзор возможностей анализатора интерфейсов SAS и SATA фирмы LeCroy, который был обозначен в третей части повествования про интерфейс SATA. Классическое и вполне очевидное использование анализатора — это установить его в разрез кабеля соединяющего компьютер и жесткий диск, как показано на фото: Но, оказалось, что модуль SAS001MA в этом анализаторе предназначен для генерации SAS / SATA трафика… Read more »
Исследование просторов интернета показало, что SATA контроллера с полным исходным кодом для ПЛИС (FPGA), в виде недорогой железки, которая, при этом, еще и сразу работает, нет! Пересмотрев на github.com весь ассортимент того, что с виду напоминает SATA host контроллер, я подобрал несколько проектов, представляющих интерес: (1) https://github.com/CoreyChen922/sata_2_host_controller (1.1) форк : https://github.com/danieltangdx/sata_2_host_controller (2) https://github.com/freecores/sata_controller_core (3) https://github.com/Siprj/sata-fpga Первый проект под Virtex5 даже… Read more »
Доброго дня, дорогие читатели! В этой части разговора про интерфейс SATA рассказ пойдет про набор инструментария, который удалось собрать для детального изучения и реализации контроллера в микросхеме ПЛИС. Для исследования поведения SATA разъемов и кабелей в диапазоне СВЧ купил вот такой векторный анализатор: Однако задействовать я его пока не могу, так как он имеет коаксиальный одно проводной выход и вход,… Read more »
Доброго дня, дорогие читатели! Продолжаем обсуждать интерфейс SATA. В предыдущей части был упомянут специальный модуль диагностики качества работы мультигигабитного интерфейса (GTX) встроенный в ПЛИС Virtex6. В этой части пойдет речь о том, как его задействовать. Так как интерфейсы GTX у выбранной для работы макетной платы выходят на разъемы под оптические приемо/передатчики SFP+, то были изготовлены два переходника между этими разъемами… Read more »
Когда-то технология Macromedia Flash, а после Adobe Flash позволяла удобно делать презентации с простенькой анимацией и интерактивными элементами. Теперь этой технологии нет. Вместо нее можно использовать Java Script (JS). Так что постепенно сделанные по флэше демонстрационные материалы переделываются на JS. Сегодня завершен один из них, как элемент статьи про устройство жесткого диска: Ссылка на статью «Устройство жёсткого диска«. Прямая ссылка… Read more »