В накопителях с интерфейсом ATA (жесткие диски и SSD) реализованы регистр состояния и регистр ошибок. В этом видео дано подробное . Видео запись части лекции с рассказом значения битов этих регистров доступно на нашем канале: https://youtu.be/QC2jQq710Yk Курс проводится на базе ЦДПО МФТИ.
Дальнейшие шаги по освоению интерфейса SATA связаны с получением возможности наблюдать и вносить правки во все регистры динамического порта реконфигурации (DRP) универсального скоростного последовательного интерфейса (GTX/GTP) встроенного в ПЛИС фирмы Xilinx. Доступ с внешнего компьютера к DRP удобно получить через гигабитный интерфейс Ethernet. В плате Wukong (Artix-7) такой интерфейс уже имеется, а плату с микросхемой Virtex-6 нужно оснастить внешним модулем…. Read more »
Во второй части этого цикла публикаций речь шла про универсальный тест корректности передачи данных через универсальный скоростной последовательный интерфейс GTX/GTP встроенный в ПЛИС фирмы Xilinx. Однако, хотелось бы этот тест настроить именно на параметры SATA интерфейса и посмотреть, как все будет работать. Первое, что необходимо для такой перенастройки — это установка кварцевого генератора на 150 МГц. Такая доработка уже выполнена…. Read more »
В этой части продолжим обзор возможностей анализатора интерфейсов SAS и SATA фирмы LeCroy, который был обозначен в третей части повествования про интерфейс SATA. Классическое и вполне очевидное использование анализатора — это установить его в разрез кабеля соединяющего компьютер и жесткий диск, как показано на фото: Но, оказалось, что модуль SAS001MA в этом анализаторе предназначен для генерации SAS / SATA трафика… Read more »
Исследование просторов интернета показало, что SATA контроллера с полным исходным кодом для ПЛИС (FPGA), в виде недорогой железки, которая, при этом, еще и сразу работает, нет! Пересмотрев на github.com весь ассортимент того, что с виду напоминает SATA host контроллер, я подобрал несколько проектов, представляющих интерес: (1) https://github.com/CoreyChen922/sata_2_host_controller (1.1) форк : https://github.com/danieltangdx/sata_2_host_controller (2) https://github.com/freecores/sata_controller_core (3) https://github.com/Siprj/sata-fpga Первый проект под Virtex5 даже… Read more »
Доброго дня, дорогие читатели! В этой части разговора про интерфейс SATA рассказ пойдет про набор инструментария, который удалось собрать для детального изучения и реализации контроллера в микросхеме ПЛИС. Для исследования поведения SATA разъемов и кабелей в диапазоне СВЧ купил вот такой векторный анализатор: Однако задействовать я его пока не могу, так как он имеет коаксиальный одно проводной выход и вход,… Read more »
Доброго дня, дорогие читатели! Продолжаем обсуждать интерфейс SATA. В предыдущей части был упомянут специальный модуль диагностики качества работы мультигигабитного интерфейса (GTX) встроенный в ПЛИС Virtex6. В этой части пойдет речь о том, как его задействовать. Так как интерфейсы GTX у выбранной для работы макетной платы выходят на разъемы под оптические приемо/передатчики SFP+, то были изготовлены два переходника между этими разъемами… Read more »
Доброго дня, дорогие читатели! В этой статье я начинаю новый цикл публикаций про интерфейс SATA. Цель данного цикла: реализовать на доступной отладочной плате с подходящей микросхемой ПЛИС host-контроллер SATA. Исходных кодов такого контроллера на просторах гитхаба наблюдается несколько, однако, они заточены под очень дорогие отладочные платы и являются только демонстраторами без какой-либо полезной специализации. Плюс к этому, вы не найдете… Read more »