Tag Archives: Сделай сам

Сделай сам (Do it yourself) в восстановлении данных

Подключение HDD, SSD через Ethernet. Пайка переходника.

https://youtu.be/Y6oAi_Ux0IY Второе видео из серии реализации проекта подключения жесткого диска или SSD к компьютеру через интерфейс Ethernet. В нем паяем плату переходника от платы Wukong к кабелю жесткого диска. PS. Все публикации этой серии доступны по метке «SATA».

Подключение HDD или SSD через Ethernet при помощи FPGA

https://youtu.be/Tbn5c5kUk2Y Первое видео из серии реализации проекта подключения жесткого диска или SSD к компьютеру через интерфейс Ethernet. Для подключения используется FPGA (ПЛИС) фирмы Xilinx из серии Artix-7. Этот проект является продолжением серии публикаций посвященных конструкции SATA интерфейса и его реализации при помощи универсальных приемопередатчиков встроенных в FPGA. PS. Все публикации этой серии доступны по метке «SATA».

Видео урок по Xilinx ISE 14.7 для QMTECH Wukong платы, часть 2

Это вторая часть, где логика реализована на языке Verilog: https://youtu.be/QR7vbME-waM Отладка при помощи симуляции и Chipscope. Публикации по тематике ПЛИС/FPGA доступны по метке/тэгу «FPGA«

Видео урок по Xilinx ISE 14.7 для QMTECH Wukong платы, часть 1

Это первая часть, где логика реализована на языке VHDL: https://youtu.be/ioQVxqQMIvI Отладка при помощи симуляции и Chipscope. Публикации по тематике ПЛИС/FPGA доступны по метке/тэгу «FPGA».

Конструкция интерфейса SATA. Часть 6.

Во второй части этого цикла публикаций речь шла про универсальный тест корректности передачи данных через универсальный скоростной последовательный интерфейс GTX/GTP встроенный в ПЛИС фирмы Xilinx. Однако, хотелось бы этот тест настроить именно на параметры SATA интерфейса и посмотреть, как все будет работать. Первое, что необходимо для такой перенастройки — это установка кварцевого генератора на 150 МГц. Такая доработка уже выполнена…. Read more »

Конструкция интерфейса SATA. Часть 5.

В этой части продолжим обзор возможностей анализатора интерфейсов SAS и SATA фирмы LeCroy, который был обозначен в третей части повествования про интерфейс SATA. Классическое и вполне очевидное использование анализатора — это установить его в разрез кабеля соединяющего компьютер и жесткий диск, как показано на фото: Но, оказалось, что модуль SAS001MA в этом анализаторе предназначен для генерации SAS / SATA трафика… Read more »

Конструкция интерфейса SATA. Часть 4.

Исследование просторов интернета показало, что SATA контроллера с полным исходным кодом для ПЛИС (FPGA), в виде недорогой железки, которая, при этом, еще и сразу работает, нет! Пересмотрев на github.com весь ассортимент того, что с виду напоминает SATA host контроллер, я подобрал несколько проектов, представляющих интерес: (1) https://github.com/CoreyChen922/sata_2_host_controller (1.1) форк : https://github.com/danieltangdx/sata_2_host_controller (2) https://github.com/freecores/sata_controller_core (3) https://github.com/Siprj/sata-fpga Первый проект под Virtex5 даже… Read more »

Конструкция интерфейса SATA. Оснащение лаборатории. Часть 3.

Доброго дня, дорогие читатели! В этой части разговора про интерфейс SATA рассказ пойдет про набор инструментария, который удалось собрать для детального изучения и реализации контроллера в микросхеме ПЛИС. Для исследования поведения SATA разъемов и кабелей в диапазоне СВЧ купил вот такой векторный анализатор: Однако задействовать я его пока не могу, так как он имеет коаксиальный одно проводной выход и вход,… Read more »

Конструкция интерфейса SATA. IBERT. Часть 2.

Доброго дня, дорогие читатели! Продолжаем обсуждать интерфейс SATA. В предыдущей части был упомянут специальный модуль диагностики качества работы мультигигабитного интерфейса (GTX) встроенный в ПЛИС Virtex6. В этой части пойдет речь о том, как его задействовать. Так как интерфейсы GTX у выбранной для работы макетной платы выходят на разъемы под оптические приемо/передатчики SFP+, то были изготовлены два переходника между этими разъемами… Read more »